

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 08-051585

(43) Date of publication of application : 20.02.1996

(51)Int.Cl. H04N 5/68
H04N 3/12

(21)Application number : 06-183334 (71)Applicant : MATSUSHITA ELECTRIC IND CO LTD

(22) Date of filing : 04.08.1994 (72) Inventor : KAWABATA YOHEI

(54) IMAGE DISPLAY DEVICE


(57) Abstract:

PURPOSE: To obtain a high luminance image by providing a video signal time axis expansion device and a horizontal synchronizing signal expansion device so as to attain emission of electron beam to a fluorescent body even for a vertical blanking period.

CONSTITUTION: A horizontal synchronizing signal expansion circuit 210 provides an output of a horizontal synchronizing signal LH expanded with respect to a video signal subject to time base expansion.

Furthermore, a video signal time base expansion circuit 240 reproduces the video signal for a vertical valid pattern period by applying time base expansion to the video signal for the entire vertical period including the vertical blanking period. All control signals corresponding to line cathode drive pulses K1, K2 K44 and vertical deflection signals DV, DV' or the like are expanded over the entire vertical period including the vertical blanking period. Thus, each picture element in a scanning line is displayed according to the video signal and the video

signal for a valid pattern subject to time base expansion for all the vertical period including the vertical blanking period is displayed even during the vertical blanking period according to a timing signal of a corresponding expansion period, then the electron beam emission time is kept long in each picture element unit and the image with high luminance is obtained.



LEGAL STATUS

[Date of request for examination] 11.06.1999


[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number] 3225744

[Date of registration] 31.08.2001



(19)日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開平8-51585

(43)公開日 平成8年(1996)2月20日

(51)Int.Cl.*

H 04 N 5/68
3/12

識別記号

B
B

庁内整理番号

F I

技術表示箇所

(21)出願番号 特願平6-183334

(22)出願日 平成6年(1994)8月4日

審査請求 未請求 請求項の数3 O.L (全16頁)

(71)出願人 000005821

松下電器産業株式会社

大阪府門真市大字門真1006番地

(72)発明者 川端 洋平

大阪府門真市大字門真1006番地 松下電器
産業株式会社内

(74)代理人 弁理士 小銀治 明 (外2名)


(54)【発明の名称】 画像表示装置

(57)【要約】

【目的】 高輝度の画像を得る画像表示装置の提供を目的とする。

【構成】 映像信号時間軸伸張装置240と、水平同期信号伸張装置210とを設けることにより、垂直帰線期間にも、蛍光体への電子ビーム照射を可能としたことにより高輝度画像を得る。また、映像信号時間軸伸張装置240は垂直有効画面相当以下のメモリ容量の構成での実現も可能である。

122 電源回路
123 入力端子
124 同期分離回路
126 線性補削復回路
130 色度調節回路
131 サンプルホールド回路
132 メモリ
134 タイミングパルス
発生回路
135 スイッチ回路
137 バルス様変調
(PWM)回路
140 垂直偏向回路
141 水平偏向回路
210 水平同期伸張回路
233 準同期クロック発振器
240 映像信号時間軸
伸張回路
300 A/D変換器



【特許請求の範囲】

【請求項1】 内部に蛍光体が塗布されている前面ガラス容器と、前記前面ガラス容器の背面開口部を閉塞する背面ガラス板とを対向配置し、前記背面ガラス板の内面に導電体を塗布することにより、背面電極を構成し、前面ガラス容器と背面ガラス板とに挟まれた空間部に、前記背面電極と、複数本の線陰極、單一もしくは複数枚の導電板からなる引出電極、信号電極、單一もしくは複数枚の集束電極、水平偏向電極および垂直偏向電極を前後に重ね合わせてなる電極ブロックと、上記の各電極をテレビジョン信号により駆動する制御回路を有し、上記制御回路は、垂直有効画面期間の映像信号を、垂直帰線期間を含む全垂直期間に時間軸伸張して再生する映像信号時間軸伸張装置と水平同期信号伸張装置を有し、画像の表示を垂直帰線期間にも行うことを特徴とする画像表示装置。

【請求項2】 映像信号時間軸伸張装置は、垂直有効画面期間の全映像信号サンプリング数をMとしたとき、垂直有効画面期間には、 n サンプル分の映像信号のメモリへの書き込み期間に、 $(n-\alpha)$ サンプル分の映像信号を上記メモリから読み出し、読み出され一時保持された $(n-\alpha)$ サンプル分の映像信号を書き込み周期の $n/(n-\alpha)$ 倍の周期で連続に読み出し、垂直帰線期間には、メモリへの書き込みは行わず、メモリ内のまだ読み出されていない $\alpha \times n/M$ サンプル分の映像信号を、前記垂直有効画面期間と同様に読み出していくことにより、垂直有効画面期間の全映像信号サンプリング数程度に相当するメモリ容量で、時間軸伸張を行うことを特徴とする請求項1記載の画像表示装置。

【請求項3】 映像信号時間軸伸張装置は、垂直有効画面期間の全映像信号サンプリング数をMとしたとき、メモリへのリード/ライトのアドレス制御を垂直有効画面期間のサンプリング数M未満の進数のカウンタにより行い、垂直同期周期内でメモリ内を一巡しながら使用することにより垂直有効画面期間の全映像信号サンプリング数未満のメモリ容量で、時間軸伸張を行うことを特徴とする請求項2記載の画像表示装置。

【発明の詳細な説明】

【0001】

【産業上の利用分野】 本発明は、映像機器における画像表示装置に関するものである。

【0002】

【従来の技術】 従来、カラーテレビジョン画像表示素子としては、ブラウン管が主として用いられているが、ブラウン管では画面に比して、奥行きが非常に長く、薄型テレビジョン受像機を製作することは不可能であった。そこで、平板上の表示素子としてEL表示素子、プラズマ表示素子、液晶表示素子、等が開発されているが、何れも輝度、コントラスト、色再現性等の性能面で不十分である。そこで、ブラウン管並の高品質の画像を電子ビ

ームを用いた平板上の装置で表示することを目的として、スクリーン上の画面をマトリックス状の区分に隙間なく分割し、夫々の区分毎に電子ビームを偏向走査して蛍光体を発光させ、全体としてカラーテレビジョン画像を構成する画像表示装置がある。

【0003】 以下図面を参照しながら、上述した従来の画像表示装置の一例について説明する。図8は従来の画像表示装置の表示素子の分解斜視図を示すものである。

【0004】 図8において、1は背面電極、2は電子ビーム源としての線陰極、3は引出電極、4は信号電極、5および6は集束電極、7は水平偏向電極、8は垂直偏向電極であり、これらの構成部品を前面ガラス容器9、背面ガラス板10の中に収納し容器内を真空としたものである。

【0005】 背面電極1の4隅に面取りが施されているのは、前記、各種電極と線陰極2の支持枠の基底台(図示せず)が置かれるためである。

【0006】 線陰極2は水平方向に一様に分布する電子流を発生するように水平方向に架張されており、かかる線陰極2は適宜間隔を介して垂直方向に複数本設けられている。これらの線陰極2は、たとえばタンクスチタン線の表面に酸化物陰極材料が塗着された構造をとる。

【0007】 背面電極1は、背面ガラス板10上に導電体を塗布することにより形成され、線陰極2に対し平行に設けられる。引出電極3は線陰極2を介して背面電極1と対向し、水平方向に適宜間隔で設けられた貫通孔11の列を、各線陰極2に対向する水平線上に有する導電板からなる。貫通孔11は実施例では円形であるが、梢円または長方形でもよく、またスリット状のものでもよい。

【0008】 信号電極4は、引出電極3における貫通孔11の夫々に相対する位置に所定間隔を介して複数個配置された垂直方向に細長い導電板12の列からなり、各導電板においては、引出電極3の貫通孔11に相対する位置に、同様の貫通孔13を有している。貫通孔13の形状は梢円または長方形でもよく、また垂直方向の細長いスリット状のものでもよい。

【0009】 集束電極5は、信号電極4の貫通孔13と夫々に相対する位置に貫通孔14を有する導電板からなる。貫通孔14の形状は、円、梢円、スリット状のものでもよい。集束電極6は、集束電極5の貫通孔14に相対する位置に縦につながったスリット孔15を有している。スリット孔15の形状は、丸穴、梢円、長方形のものでもよい。

【0010】 水平偏向電極8は、同一平面に適宜間隔を介して互いに噛み合った2枚の梢円の端部でつながった導電板16と17から構成されており、導電板16と17の間に作られた空間18は、集束電極6の貫通スリット孔15と相対向している。垂直偏向電極8は、図8に示すごとく端部で連結された導電板19と20即ち2枚

の樹状の導電板 19、20 を同一平面状で適宜間隔を介して互いに噛み合わせた構成からなる。

【0011】スクリーン 21 は、電子ビームの照射によって発光する蛍光体 22 をガラス容器 9 の内面に塗布し、その上にメタルバック層（図示せず）が付加されて構成される。

【0012】また、前述した引出電極 3、信号電極 4、集束電極 5 及び 6、水平偏向電極 7、垂直偏向電極 8 は、夫々絶縁性の接着剤（ここでは図示せず）で接合されており、一体の電極ブロック 24 を形成している。

【0013】以上のように構成された画像表示素子の動作について簡単に説明する。先ず線陰極 2 を、電子放出を容易にするためにヒータ電流を流し加熱する。加熱状態で背面電極 1、線陰極 2、引出電極 3 に適当な電圧を印加し、線陰極 2 表面からシート状電子ビームを放出させる。シート状電子ビームは引出電極 3 の貫通孔 11 によって複数個に分割され多数の電子ビーム流 23 となる。

【0014】この電子ビーム流 23 は、信号電極 4 に印加される映像信号に応じて、信号電極 4 により通過量を各電子ビーム個別に調節される。次に信号電極 4 を通過した電子ビームは、集束電極 5、6 の貫通孔 14、15 の静電レンズ効果によって集束、成形された後、水平偏向電極 7 の相隣する導電板 16、17 および垂直偏向電極 8 の相隣する導電板 19、20 に与えられる電位差によって水平及び垂直に偏倚される。更にスクリーン 21 のメタルバック層には高電圧（例えば 10KV）が印加されており、電子ビームは高エネルギーに加速されてメタルバックに衝突し、蛍光体を発光させる。

【0015】次に、この表示素子にテレビジョン映像を表示するための駆動回路の要部を図 9 に示して説明する。図 9 は従来の画像表示装置の駆動回路の要部のブロック図を示すである。

【0016】まず、電子ビーム流 23 をスクリーン 21 に照射してラスターを発光させるための駆動部分について説明する。

【0017】電源回路 122 は表示素子の各電極に所定の電圧を印加するための回路で、通常は、背面電極 1、引出電極 3、集束電極 5、スクリーン 21 に夫々直流電圧が印加される。

【0018】入力端子 123 にはテレビジョン信号の複合映像信号が加えられ、同期分離回路 124 で垂直同期信号 V と水平同期信号 H が分離抽出される。垂直偏向回路 140 は、垂直偏向電極 8 の樹状の導電板 19、20 に垂直偏向信号 DV、DV' を出力する。水平偏向回路 141 は、水平偏向電極 7 の樹状の導電板 16、17 に水平偏向信号 DH、DH' を出力する。

【0019】一方、線陰極制御回路 126 は、線陰極 2 の駆動パルス K1、K2・K4 を発生する。図 10 は、線陰極の本数が 44 本、水平偏向段数を 6、各線陰

極当たりの垂直偏向段数を 5 としたときの、駆動回路の要部の動作波形図を示したものである。

【0020】図 10 に示すように、DV と DV' 信号は水平同期信号 H 每に互いに逆方向に階段状に変化して、その差電圧により電子ビーム流 23 を 5 段階に垂直方向に偏倚する。DV、DV' の階段波形が交互に上昇、下降を示すのは垂直偏向電極 8 の樹状の導電板 19、20 が 5 水平走査期間毎に、電子ビーム流からみて交互に上下が入れ替わるからである。また、DH と DH' 信号については、1 水平走査期間に、その差電圧により電子ビームを水平方向に 6 段階に偏倚する。

【0021】また、線陰極制御パルスは図 10 の K1、K2、・・K4 の様に各線陰極毎に、全垂直期間内に 5 水平走査期間（以下、5H 期間と称す）のみ低電位となり、電子の放出はこの低電位期間に行われる。それ以外の期間には、電子放出が行われないよう高電位を加えておいて、更に上記低電位期間での電子放出が容易になるよう線陰極には電流を流して加熱している。このように、有効垂直走査期間に、上方から下方の線陰極に向かって順番に 5 水平走査期間ずつ電子放出が行われる。

【0022】以上の結果、44 本の線陰極の上方のものから順に 5H 期間づつ、電子ビームが放出され、且つ各電子ビームは垂直方向での 44 の区分内で上方から下方に順次 1 ライン分づつ垂直偏倚されることになり、スクリーン 21 上では上端の第 1 ラインから下端の 220 ラインまで順次ラスターが描かれる。

【0023】更に、各ラスターでは、水平方向に複数に分割された各電子ビームは、水平方向に 6 段階に偏倚され、この 6 段階はスクリーン 21 上の各区分内の 2 画素分の R、G、B 各蛍光体に対応し、順次照射される。

【0024】以下、説明の便宜上、この 1 画素を R1、G1、B1 とし他方を、R2、G2、B2 とする。この各水平区分毎の電子ビームを R1、G1、B1、R2、G2、B2 の映像信号により変調することにより、カラーテレビジョン画像を表示することができる。

【0025】次に、その電子ビームの変調制御部分について説明する。まず、テレビジョン信号入力端子 123 に加えられた複合映像信号は色復調回路 130 に加えられ、R、G、B の各原色信号（以下 RGB 映像信号と称す）が取出される。取出された RGB 映像信号は A/D 変換器 300 でデジタル変換される。また、同期分離回路 124 ではテレビジョン信号から水平同期信号 H と垂直同期信号 V を抽出する。

【0026】次に、デジタル変換された RGB 映像信号はサンプルホールド回路組 131 に加えられる。各サンプルホールド回路組 131 は、夫々、R1、G1、B1、R2、G2、B2 用の 6 個のサンプルホールド回路を有している。これらのサンプルホールド出力は夫々保持用のメモリ組 132 に加えられる。

【0027】基準クロック発振器133はPLI回路などにより構成されており、水平同期信号Hに対して位相が一定の基準クロックSCKを発生する。この基準クロックSCKはタイミングパルス発生回路134に加えられ、ここでは、各種のタイミングパルスを水平同期信号Hと垂直同期信号Vを基準に発生する。

【0028】先頭のサンプルホールド回路131では、有効水平走査線期間の先頭の画素に相当するサンプリング開始パルスt1に基づき、映像信号のサンプリングを開始する。このサンプリング開始パルスt1は、シフトレジスタ等により、順次次のサンプルホールド回路へ伝達され夫々サンプリングが行われる。このことにより各サンプルホールド回路組131には各区分の夫々の2画素分のR1, G1, B1, R2, G2, B2の各映像信号が個別にホールドされる。

【0029】このホールドされた映像信号は1ライン分のサンプルホールド終了後に転送パルスt2によりメモリ組132に一齊に転送される。この保持されたR1, G1, B1, R2, G2, B2の信号はスイッチ回路135に加えられる。各スイッチ回路135は、タイミングパルス発生回路134からの各水平期間を6分割した信号切換パルスt3によって制御されており、メモリ組132からのR1, G1, B1, R2, G2, B2の各映像信号を1/6水平走査線期間毎に時分割して、パルス幅変調(PWM)回路137に順次出力する。

【0030】パルス幅変調(PWM)回路137では、R1, G1, B1, R2, G2, B2の各映像信号の大きさに応じて、パルス幅変調された信号電極制御信号V12が outputされる。更に、この信号電極制御信号は表示素子の信号電極4の導電板12に夫々個別に加えられる。水平偏光と上記スイッチ回路135の切換は完全に同期しており、以上の結果、走査線内の各画素が映像信号にしたがって発光表示される。この制御が、この例では5×44の220ライン分について上方のラインから順次行われて、テレビジョン映像が表示される。

【0031】

【発明が解決しようとしている課題】しかしながら、上記構成によれば、図10の線陰極制御パルスK1, K2～K44に示したように垂直帰線期間については、どの線陰極からも電子ビームを照射していない。即ち、画像表示のために電子ビームの照射を行っているのは垂直有効画面期間のみである。画像の輝度は電子ビームの照射時間に比例するため、以上の方では、画像の高輝度化を考慮する上で不利となってくる。

【0032】本発明は上記問題点に鑑み、垂直帰線期間を含めた全垂直期間について、画像表示のための電子ビームを照射することにより、高輝度の画像表示装置を提供することを目的とする。

【0033】

【課題を解決するための手段】上記目的を達成するため

に本発明の画像表示装置は、垂直有効画面期間の映像信号を、垂直帰線期間を含む全垂直期間に時間軸伸張して再生する映像信号時間軸伸張装置と、伸張された映像信号に対応する伸張された周期の水平同期信号を発生する水平同期信号伸張装置とを備えている。

【0034】

【作用】垂直帰線期間を含む全垂直期間に時間軸伸張された有効画面の映像信号は、対応する伸張された周期の水平同期信号、基準クロック、タイミング信号に従つて、垂直帰線期間中も含めて表示される事となる。この事により、各画素単位での電子ビーム照射時間が長くとれる為、画像の高輝度化が行える事となる。

【0035】

【実施例】

(実施例1) 以下、本発明の1実施例における画像表示装置について、図面を参照しながら説明する。図1は、本発明の1実施例における画像表示装置の要部のブロック図を示すものである。図1において、従来例と同一部分には同一符号を付して説明は省略する。

【0036】図1において、233は基準クロック発振器で、ここでは時間軸伸張された映像信号に対応する基準クロック「RCK」と従来例と同様の伸張前の映像信号に対応する基準クロック「SCK」を発振出力する。210は水平同期信号伸張回路で、時間軸伸張された映像信号に対応する伸張された水平同期信号「LH」を出力する。

【0037】240は映像信号時間軸伸張回路で垂直有効画面期間の映像信号を、垂直帰線期間を含む全垂直期間に時間軸伸張して再生する。

【0038】ここで、本発明の第1の実施例における映像信号時間軸伸張回路について、図面を用いて説明する。図3は本発明の第1の実施例における映像信号時間軸伸張回路の要部のブロック図を示すものである。

【0039】図3において、201はデジタル映像信号入力部で、デジタルRGB映像信号が入力される。204a, 204bはメモリで、夫々有効画面相当の映像信号の記憶容量をもつ。203a, 203bは切換スイッチで、夫々メモリ204a, 204bとの入出力映像信号を切り換える。205a, 205bは切換スイッチで、夫々メモリ204a, 204bへのアドレスラインの信号を切り換える。

【0040】206はリードアドレスカウンタで垂直同期信号Vによりリセットされメモリの読みだし(リード)アドレスを出力する。207はライトアドレスカウンタで垂直同期信号Vによりリセットされメモリへの書き込み(ライト)アドレスを出力する。208はD型フリップフロップで垂直同期信号Vによりトグル動作させている。202は映像信号出力部で時間軸伸張された映像信号を出力する。

【0041】以上の様に構成された本発明の第1の実施

例に於ける映像信号時間軸伸張回路の動作について、以下図4を参照しながら説明する。図4は図3に示した映像信号時間軸伸張回路の要部の動作波形図である。ここでは、簡単の為に垂直有効画面期間の映像ドット数(サンプリング数)を12、垂直帰線期間のドット数(サンプリング数)を4、全垂直期間のドット数(サンプリング数)を16として、その動作を説明する。

【0042】D型フリップフロップ208では垂直同期信号Vの入力毎に図のようにH/Lが入れ替わるトグル信号を出力している。

【0043】ライトアドレスカウンタ207は、垂直同期信号Vでリセットされ、図4の様に入力映像信号のドットに同期したクロックパルス「SCK」の立ち上がり毎にカウント動作をし、1から16をカウント出力する。

【0044】リードアドレスカウンタ206は、垂直同期信号Vでリセットされ、図4の様に出力映像信号すなわち時間軸伸張された映像信号のドットに同期したクロックパルス「RCK」の立ち上がり毎にカウント動作をし、1から12をカウント出力する。

【0045】メモリ204a、204bの夫々の各種端子は、D型フリップフロップ208の出力により、リード状態/ライト状態が、垂直同期信号V毎に交互に、一方がリード状態の時には一方がライト状態になるように制御される。

【0046】いまメモリ204aを例に説明すると、メモリ204aのR/W入力端子がリード状態の際にはメモリ204aへのアドレス入力はリードアドレスカウンタ206になり、データラインは出力端子202に制御される。

【0047】結果、図4に示すようにメモリ204aからは先の映像フィールドで書き込まれた垂直有効画面期間のd1'からd12'までの映像信号データを読み出す。この読み出しタイミングは、図4の様に、「RCK」の立ち上がりに同期して全垂直期間に伸張して行われる。

【0048】一方、メモリ204bではこの時ライト状態にあり、有効画面期間の映像信号の書き込み動作を「SCK」の立ち上がりタイミングで行っている。

【0049】このように2つの垂直有効画面分相当の容量のメモリを使用して、垂直同期信号「V」毎に交互に書き込み/読み出しを行い、読み出し周期を書き込み周期に対し伸張することにより時間軸伸張を実現している。

【0050】以下、再び図1を用いて、更に本発明の画像表示装置の動作を説明する。図1において、134は従来例と同様のタイミングパルス発生回路であるが、ここでは基準パルスとして伸張された映像信号に対応する「RCK」と「LH」を用いているため、出力されるタイミングパルスはすべて時間軸伸張された映像信号に対

応するものとなる。

【0051】更に、水平偏向回路141、垂直偏向回路140、線陰極駆動回路126には水平同期信号として伸張された映像信号に対応する「LH」が用いるため、偏向信号等の各種制御回路も時間軸伸張された映像信号に対応するものとなる。

【0052】以上の結果、伸張された映像信号は、従来例と同様に後段の回路に入力され、後段ではすべて時間軸伸張された映像信号に対応して、その動作が行われる。

【0053】以下、図2を参照しながらその動作を説明する。図2は図1に示した本発明の第1の実施例における画像表示装置の要部の動作波形図を示すものである。ここでは従来例と同様の動作については省略し、従来例と異なる動作部のみについて説明する。

【0054】線陰極駆動パルス「K1」、「K2」、「K44」や「DV」、「DV」等に相当するすべての制御信号は、従来例では垂直有効画面期間内で動作していたが、ここでは図2に示すように垂直帰線期間を含む全垂直期間すべてにわたり伸張されて動作する。

【0055】例えば、線陰極駆動パルス「K44」が電子放出動作するのは、従来例では垂直有効画面の最後の5水平同期期間に対し、ここでは垂直帰線期間中となる。

【0056】以上のように本実施例によれば、すべての制御動作は垂直帰線期間を含む全垂直期間に伸張された映像信号に完全に同期して行われるため、従来例と同様に走査線内の各画素が映像信号にしたがって発光表示される。さらに、ここでは垂直帰線期間を含む全垂直期間に時間軸伸張された有効画面の映像信号は、対応する伸張された周期のタイミング信号にしたがって、垂直帰線期間中も表示されるため、各画素単位での電子ビーム照射時間が長くとれることとなり画像の高輝度化が行える。

【0057】(実施例2)以下本発明の第2の実施例について、図面を参照しながら説明する。図5は図1の映像信号時間軸伸張回路の第2の実施例のブロック図である。

【0058】第1の実施例の映像信号時間軸伸張回路との違いはフィールドメモリ2個要していた伸張動作をここではフィールドメモリ1つで行う点にある。

【0059】図5において、201はデジタル映像信号入力部で、デジタルRGB映像信号が入力される。203、205は切換スイッチで、夫々メモリ204との入出力映像信号とアドレスを切り換える。204はメモリで、映像信号を記憶する。

【0060】206はリードアドレスカウンタで、垂直同期信号「V」によりリセットされメモリの読みだし(リード)アドレスを出力する。207はライトアドレスカウンタで、垂直同期信号「V」によりリセットされ

メモリへの書き込み（ライト）アドレスを出力する。

【0061】213はタイミング発生回路で、垂直同期信号Vと「SCK」から各種のタイミング信号を発生する。212はD型フリップフロップである。210はシフトレジスタで、入力されたデータを順次「Q1」から「Q3」に出力する。

【0062】211はロード機能付きシフトレジスタで「D1」から「D3」にロードされたデータを順次出力する。202は映像信号出力部で時間軸伸張された映像信号を出力する。

【0063】以上の様に構成された本発明の第2の実施例における映像信号時間軸伸張回路の動作について、以下図6を参照しながら説明する。図6は図5に示した第2の実施例における映像信号時間軸伸張回路の要部の動作波形図を示すものである。ここでも、簡単の為に垂直有効画面期間の映像ドット数（サンプリング数）を12、垂直帰線期間のサンプリング数を4、全垂直期間のサンプリング数を16としてその動作を説明する。

【0064】タイミング発生回路213出力の「WACK」は図6の様に垂直有効画面期間のみのバーストクロックである。この「WACK」によりライトアドレスカウンタ207は垂直有効画面期間中に1から12をカウントする。また「WACK」はメモリのリード／ライト制御端子、切換スイッチ203、切換スイッチ205に接続されているため、メモリ204では、1クロック周期の前半にはライト動作を後半にはリード動作を行う。図5の切換スイッチ203、切換スイッチ205はライト動作中を示しており、このようにライト中はアドレスラインにライトアドレスカウンタの出力が、データラインには入力映像信号が接続され、リード中は共々逆に動作する。

【0065】タイミング発生回路213出力の「RACK」は図6の様に3クロック毎の非連続クロックで、リードアドレスカウンタ206はこの「RACK」により全垂直期間に1から12をカウントする。

【0066】D型フリップフロップ212の出力は「RCK」を1クロック遅延させ、シフトレジスタ210に出力する。シフトレジスタ210では、このクロックタイミングにより、メモリ204のデータの読み出し（リード）を行い、「Q1」、「Q2」、「Q3」に順次出力する。ロード機能付きシフトレジスタ211では、シフトレジスタ210が3ドット分読み出す毎に、「LP」タイミングにより、シフトレジスタ210のデータ「Q1」、「Q2」、「Q3」をロードし、時間軸伸張された映像信号に対応する基準クロック「RCK」のタイミングで、順次出力する。

【0067】結果、図6に示すようにロード機能付きシフトレジスタ211からは書き込まれた垂直有効画面期間の「d1」から「d12」までの映像信号データが図6のように「RCK」の立ち上がりに同期して全垂

直期間に伸張して連続出力される。

【0068】以上のように垂直有効期間中は映像信号4ドット分をメモリに書き込む間に3ドット分の映像信号を順次読み出し、垂直帰線期間にはメモリへの書き込みを行わず、読み出しのみを順次行うことにより、垂直有効走査線期間分の容量のメモリ1つで、映像信号の時間軸伸張を実現することができる。

【0069】（実施例3）以下本発明の第3実施例について、図面を参照しながら説明する。図7は本発明の第3の実施例における映像信号時間軸伸張回路の要部の動作波形図を示すものである。ここでも簡単の為に、垂直有効画面期間の映像ドット数（サンプリング数）を12、垂直帰線期間のサンプリング数を4、全垂直期間のサンプリング数を16としてその動作を説明する。

【0070】第2の実施例との違いは、リードアドレスカウンタ206とライトアドレスカウンタ207が第2の実施例では1から12までカウントするのに対し、ここでは3進としたため1から3までしかカウントしない点にある。

【0071】垂直有効期間中は映像信号4ドット分をメモリに書き込む間に3ドット分の映像信号を順次読み出す方式であるため、この読み出された3ドット分のメモリアドレスには次の映像信号データを書き込んで行くことが可能となる。

【0072】以上のように、垂直有効画面期間の全映像信号サンプリング数をMとしたとき、メモリへのリード／ライトのアドレス制御を垂直有効画面期間のサンプリング数M未満の進数のカウンタにより行い、メモリ内を一巡するように使用することにより垂直有効画面期間の全映像信号サンプリング数M未満に相当するメモリ容量で、時間軸伸張を行うことができる。

【0073】なお、この際に必要なメモリ容量は、最小で垂直帰線期間に読み出す映像信号データ分までとすることが可能である。

【0074】以上、第1の実施例、第2の実施例、第3の実施例とも映像信号時間軸伸張回路例の動作説明を、簡単の為に、垂直有効画面期間の映像ドット数（サンプリング数）を12、垂直帰線期間のサンプリング数を4、全垂直期間のサンプリング数を16としてその動作を説明したが、実際には垂直有効画面期間と垂直帰線期間の比をおよそ8:2とすると、垂直有効期間は約13.3ms、垂直帰線期間は約3.4msとなる。

【0075】これに対し、例えば、RGB映像信号のサンプルクロックを9MHz、量子化を各8ビットで行うものとして、メモリ容量に勘算すると、1フィールドの有効画面期間のRGB映像信号の総データ量は、約3Mbitにもなる。

【0076】したがって、実際には第1の実施例で時間軸伸張に約6Mbit要していたメモリ容量が第2の実施例では約3Mbit、第3の実施例では最小のときにも

11

その10%の約300kbitのメモリ容量で実現できることとなる。

【0077】

【発明の効果】以上のように本発明によれば、垂直有効画面期間の映像信号を垂直帰線期間を含めた全垂直走査期間に時間軸伸張することにより、垂直帰線期間を含めた全垂直期間について、画像表示のための電子ビームを照射することが可能となり、低廉に高輝度の画像表示装置が提供できる。

【画面の簡単な説明】

【図1】本発明の1実施例における画像表示装置の要部のブロック図

【図2】本発明の1実施例における画像表示装置の要部の動作波形図

【図3】本発明の第1の実施例における映像信号時間軸伸張回路の要部のブロック図

【図4】本発明の第1の実施例における映像信号時間軸伸張回路の要部の動作波形図

【図5】本発明の第2の実施例における映像信号時間軸伸張回路の要部のブロック図

【図6】本発明の第2の実施例における映像信号時間軸伸張回路の要部の動作波形図

【図7】本発明の第3の実施例における映像信号時間軸伸張回路の要部の動作波形図

【図8】従来の画像表示装置の表示素子の要部の分解斜視図

【図9】従来の画像表示装置の駆動回路の要部のブロック図

【図10】従来の画像表示装置の駆動回路の要部の動作波形図


12

【符号の説明】

122	電源回路
123	入力端子
124	同期分離回路
126	線陰極制御回路
130	色復調回路
131	サンプルホールド回路
132	メモリ
134	タイミングパルス発生回路
135	スイッチ回路
137	パルス幅変調(PWM)回路
140	垂直偏向回路
141	水平偏向回路
210	水平同期伸張回路
233	基準クロック発振器
240	映像信号時間軸伸張装置
300	A/D変換器
201	デジタル映像信号入力部
202	映像信号出力部
203, 203a, 203b	切換スイッチ
204, 204a, 204b	メモリ
205, 205a, 205b	切換スイッチ
206	リードアドレスカウンタ
207	ライトアドレスカウンタ
208	D型フリップフロップ
210	シフトレジスタ
211	ロード機能付きシフトレジスタ
212	D型フリップフロップ
213	タイミング発生回路


30

【図8】




【図1】

122	電源回路	137	パルス幅変調(PWM)回路
123	入力端子	140	垂直偏向回路
124	同期分離回路	141	水平偏向回路
126	線陰極制御回路	210	水平同期伸張回路
130	色復調回路	233	基準クロック発振器
131	サンブルホールド回路	240	映像信号時間軸
132	メモリ	300	伸張回路
134	タイミングパルス発生回路		A/D変換器
135	スイッチ回路		




[図2]




注 時間軸部分拡大

【図3】

201 デジタル映像信号入力部
 202 映像信号出力部
 203a, 203b, 205a, 205b 切換スイッチ
 204a, 204b メモリ
 206 リードアドレスカウンタ
 207 ライトアドレスカウンタ
 208 D型フリップフロップ




【図4】




【図5】


201 デジタル映像 信号入力部	207 ライトアドレスカウンタ
202 映像信号出力部	210 シフトレジスタ
203 205 切換スイッチ	211 ロード機能付き シフトレジスタ
204 メモリ	212 D型フリップフロップ
206 リードアドレスカウンタ	213 タイミング発生回路



【図6】




【図7】



【図9】

122 電源回路	134 タイミングパルス 発生回路
123 入力端子	135 スイッチ回路
124 同期分離回路	137 パルス幅変調 (PWM)回路
126 線陰極制御回路	140 垂直偏向回路
130 色復調回路	141 水平偏向回路
131 サンプルホールド回路	300 A/D変換器
132 メモリ	
133 基準クロック発振器	



[図10]

